ä»?/p>
�/p>
æ•?/p>
�/p>
教研å®?/p>
主任签名
教学院长
签名
�/p>
ç»?/p>
ç»?/p>
è®?/p>
è¡?/p>
题号
一
�/p>
�/p>
å›?/p>
�/p>
å…?/p>
�/p>
å…?/p>
合计
得分
阅卷äº?/p>
考生姓名ï¼?/p>
____________
å?/p>
�/p>
___________
专业班级
一、判断题ï¼?/p>
10
分)
ï¼?/p>
1
)适配器的功能是将综合器产生的网表文件配置于指定的目标器件
中,产生最终的下载文件ï¼?/p>
ï¼?/p>
ï¼?/p>
2
)硬
IP
提供设计的最终阶段产品:掩模ã€?/p>
ï¼?/p>
ï¼?/p>
ï¼?/p>
3
ï¼?/p>
MAX7000
的一ä¸?/p>
LAB
ç”?/p>
16
个宏单元的阵列组成ã€?/p>
ï¼?/p>
ï¼?/p>
ï¼?/p>
4
ï¼?/p>
FPGA
是基于查找表结构的器件ã€?/p>
ï¼?/p>
ï¼?/p>
ï¼?/p>
5
)在
QUARTUS
Ⅱ中,工作文件夹允许是根目录ã€?/p>
( )
ï¼?/p>
6
ï¼?/p>
STD_LOGIC
中,
�/p>
0
�/p>
ï¼?/p>
�/p>
1
�/p>
ï¼?/p>
�/p>
Z
�/p>
,
�/p>
W
’可以综合ã€?/p>
ï¼?/p>
ï¼?/p>
ï¼?/p>
7
)在
case
语句中允许有相同选择值的条件句出现ã€?/p>
ï¼?/p>
ï¼?/p>
ï¼?/p>
8
)在
vhdl
中常量具有全局性ã€?/p>
ï¼?/p>
ï¼?/p>
ï¼?/p>
9
)在
vhdl
中变量可在结构体和进程中定义和使用ã€?/p>
ï¼?/p>
ï¼?/p>
ï¼?/p>
10
ï¼?/p>
在进程中同一信号有多个赋值源ï¼?/p>
实际完成赋值的是最接近
begin
的信号ã€?/p>
ï¼?/p>
ï¼?/p>
二、简答题ï¼?/p>
15
分)
1
、简è¿?/p>
fpga/cpld
的设计流程ã€?/p>
ï¼?/p>
5
分)
2
�/p>
�/p>
vhdl
中端口模式有那几种?并说明数据流动方向ã€?/p>
ï¼?/p>
4
分)
3
、简述一般状态机的结构及各部分的作用ã€?/p>
ï¼?/p>
6
分)