内容发布更新时间 : 2025/6/20 0:41:29星期一 下面是文章的全部内容请认真阅读。
毕业设计说明书
基于FPGA的数字时钟设计
王纵磊 0801054129学生姓名： 学号： 机电工程学院
学 院： 探测制导与控制技术 专 业： 李世中 指导教师：
2012年 06 月
中北大学2012届毕业设计说明书
基于FPGA的数字时钟设计
摘要
当今社会是数字化社会，是数字电路广泛集成的社会。为了给人们提供更准确的计
时系统。我们研发了这款基于FPGA的数字时钟。
本论文的最终落脚点是通过FPGA借助VHDL以及相关软件完成数字时钟的设计。基于FPGA的数字钟的设计采用硬件描述语言VHDL作为设计输入，可以在数字钟设计的各个阶段、各个层次进行计算机模拟仿真，保证设计过程的正确性，从而大大降低设计成本，缩短设计周期，不承担投片风险。相对于传统数字钟，该数字钟采用纯硬件系统，具有可靠性高，可移植性强等优点。
关键词： 数字时钟，FPGA，VHDL，Quartus II,EDA
中北大学2012届毕业设计说明书
FPGA-based digital clock design
Summary
Today's society a digital society, is a wide range of integrated digital circuits society. In
order to provide more accurate timing system. We developed this FPGA-based digital clock. The ultimate goal of this paper is a complete digital clock in the FPGA with the VHDL and related software design. Based on the digital clock in the FPGA design using hardware description language VHDL design entry, computer simulation in various stages of the design of the digital clock, at all levels, to ensure the correctness of the design process, thereby greatly reducing design costs and shorten the design cycle, not bear the risks of the tapeout. Compared with traditional digital clock, the digital clock uses pure hardware system with high reliability, and portability advantages.
Keywords: digital clock, FPGA, VHDL, the Quartus II，EDA