内容发布更新时间 : 2025/5/29 20:52:39星期一 下面是文章的全部内容请认真阅读。
28 图1所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），DM为数据存储器（受R/W信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。旁路器可视为三态门传送通路。
① “SUB R3，R0”指令完成(R0)?(R3)?R0的功能操作，画出其
指令周期流程图，并列出相应的微操作控制信号序列，假设该指令的地址已放入PC中。
② 若将“取指周期”缩短为一个CPU周期，请在图上先画出改进的数据通路，然后在画出指令周期流程图。此时SUB指令的指令周期是几个CPU周期?与第①种情况相比，减法指令速度提高几倍？ 解：ADD指令是加法指令，参与运算的二数放在R0和R2中，相加结果放在R0中。指令周期流程图图A3.3包括取指令阶段和执行指令阶段两部分。每一方框表示一个CPU周期。其中框内表示数据传送路径，框外列出微操作控制信号。，流程图见左
31 某加法器进位链小组信号为C4C3C2C1，低位来的进位信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式： ① 串行进位方式 ② 并行进位方式
执PC→AR PCo,G R/W=1 DRo,G
取指
M→DR DR→IR R2 →Y R2o,G R0o,G +，G
R0 →X 行 解 ： （1）串行进位方式：C1 = G1 + P1 C0 其
中： G1 = A1 B1 ，P1 = A1⊕B1 R0+ R2→R0 C2 = G2 + P2 C1 G2 = A2 B2 ，P2 = A2⊕B2
C3 = G3 + P3 C2 G3 = A3 B3 , P3 = A3⊕B3 C4 = G4 + P4 C3 G4 = A4 B4 , P4 = A4⊕B4 (2) 并行进位方式：C1 = G1 + P1 C0
C2 = G2 + P2 G1 + P2 P1 C0
C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C0
C4 = G4 + P4 G3 + P4 P3 G2 + P4P3 P2 G1 + P4 P3 P2 P1 C0
其中 G1—G4 ，P1—P4 表达式与串行进位方式相同。 36 设两个浮点数N1=2×S1,N2=2×S2，其中阶码3位（移码），尾数4位，数符1位。设： j1=(-10)2,S1=(+0.1001)2 j2=(+10)2,S2=(+0.1011)2
求：N1×N2，写出运算步骤及结果，积的尾数占4位，按原码阵列乘法器计算步骤求尾数之积。
j1
j2
解：因为X+Y=2×（Sx+Sy） （Ex=Ey），所以求X+Y要经过对阶、尾数求和及规格化等步骤。
（1） 对阶：
△J=Ex－EY=（-10）（+10）（-100）则Sx右移4位，Ex+(100)2=(10)2=EY。SX右移四位后SX=0.00001001，2－2=2 所以Ex
（10）2
经过舍入后SX=0001，经过对阶、舍入后，X=2×（0.0001）2
（2） 尾数求和： SX+SY
0． 0001（SX）