内容发布更新时间 : 2024/6/16 15:01:49星期一 下面是文章的全部内容请认真阅读。
1. 什么是存储系统？对于一个由两个存储器M1和M2构成的存储系统，假设
M1的命中率为h，两个存储器的存储容量分别为s1和s2，存取时间分别为t1和t2，每千字节的成本分别为c1和c2。
⑴ 在什么条件下，整个存储系统的每千字节平均成本会接近于c2？ ⑵ 该存储系统的等效存取时间ta是多少？
⑶ 假设两层存储器的速度比r=t2/t1，并令e=t1/ta为存储系统的访问效率。试以
r和命中率h来表示访问效率e。
⑷ 如果r=100，为使访问效率e>0.95，要求命中率h是多少？
⑸ 对于⑷中的命中率实际上很难达到，假设实际的命中率只能达到0.96。现在
采用一种缓冲技术来解决这个问题。当访问M1不命中时，把包括被访问数据在内的一个数据块都从M2取到M1中，并假设被取到M1中的每个数据平均可以被重复访问5次。请设计缓冲深度（即每次从M2取到M1中的数据块的大小）。 答：
⑴ 整个存储系统的每千字节平均成本为：
c?c1?s1?c2?s2?s1?s2c1?s1?c2s2 s1?1s2不难看出：当s1/s2非常小的时候，上式的值约等于c2。即：s2>>s1时，整个存
储器系统的每千字节平均成本会接近于c2。
⑵ 存储系统的等效存取时间ta为：
ta?h?t1?(1?h)?t2
⑶
e?t1t11 ??tah?t1?(1?h)?t2h?(1?h)?r⑷ 将数值代入上式可以算得：h>99.95% ⑸
通过缓冲的方法，我们需要将命中率从0.96提高到0.9995。假设对存储器的访问次数为5，缓冲块的大小为m。那么，不命中率减小到原来的1/5m，列出
等式有：
0.9995?1?1?0.96 5m解这个方程得：m=16，即要达到⑷中的访问效率，缓冲的深度应该至少是16（个数据单位）。
2. 要求完成一个两层存储系统的容量设计。第一层M1是Cache，其容量有三
种选择：64KB、128KB和256KB，它们的命中率分别为0.7、0.9和0.98；第二层M2是主存储器，其容量为4MB。并设两个存储器的存取时间分别为t1和t2，每千字节的成本分别为c1和c2。如果c1=20c2和t2=10t1。 ⑴ 在t1=20ns的条件下，分别计算三种存储系统的等效存取时间。 ⑵ 如果c2=0.2美元/KB，分别计算三种存储系统每千字节的平均成本。 ⑶ 对三种存储系统的设计作一个比较，并分别按平均成本和等效存取时间指出
它们性能的排列次序。
⑷ 根据等效存取时间和平均成本的乘积，选择最优的设计。 答： ⑴
∵ ta?h?t1?(1?h)?t2?20h?(1?h)200?200?180h(ns) ∴ 三种存储系统的等效存取时间分别为：
ta1?200?180h?200?180?0.7?74ns ta2?200?180h?200?180?0.9?38ns ta3?200?180h?200?180?0.98?23.6ns
⑵
三种存储系统每千字节的平均成本为：
ca1?ca2ca3c1?s1?c2?s24$/KB?64KB?0.2$/KB?4?1024KB??0.26$/KB
s1?s264KB?4?1024KBc1?s1?c2?s24$/KB?128KB?0.2$/KB?4?1024KB???0.32$/KB
s1?s2128KB?4?1024KBc1?s1?c2?s24$/KB?256KB?0.2$/KB?4?1024KB???0.42$/KB
s1?s2256KB?4?1024KB⑶ 按照平均成本来说ca1 ⑷ 方案 1 2 3 3. 有16个存储器模块，每个模块的容量为4M字节，字长为32位。现在要 用这16个存储器模块构成一个主存储器，有如下几种组织方式： 方式1：16个存储器模块采用高位交叉方式构成存储器。 方式2：16个存储器模块构成并行访问存储器。 方式3：16个存储器模块采用低位交叉方式构成存储器。 方式4：2路高位交叉8路低位交叉构成存储器。 方式5：4路高位交叉4路低位交叉构成存储器。 方式6：4路并行访问4路低位交叉构成存储器。 ⑴ 写出各种存储器的地址格式。 ⑵ 比较各种存储器的优缺点。 ⑶ 不考虑访问冲突，计算各种存储器的频带宽度。 ⑷ 画出各种存储器的逻辑示意图。 答： ⑴ 各种存储器的地址格式如下： 方式1：16个模块高位交叉 高 低 4bit模块号 方式2：16个模块并行访问 高 低 20bit模块内地址 方式3：16个模块低位交叉 高 低 20bit模块内地址 2bit字地址 4bit模块号 2bit字地址 4bit多路选择 20bit模块内地址 2bit字地址 ta（ns） 74 38 23.6 ca（$/KB） 0.26 0.32 0.42 乘积 19.24 12.16 9.912 比较 最差 中等 最优