内容发布更新时间 : 2024/5/19 8:17:17星期一 下面是文章的全部内容请认真阅读。

4.4.23 试用三个3输入端与门、一个或门和非门实现“A＞B”的比较电路，A和B均为2位二进制数。

解：先根据题意写出FA＞B的逻辑表达式。

由主教材中的表4.4.14写出2位数值比较器“A＞B”的逻辑表达式

FA?B?A1B1?(A1B1?A1B1)A0B0?A1B1?A1B1A0B0?A1B1A0B0

要求与门的输入端不能超过3个，因此对上述表达式进行化简，将后面两项的四个变量相与，变为每项最多只有三个变量相与的与或表达式。

26

FA?B?A1(B1?B1A0A0)?B1(A1?A1A0B0)?A1(B1?A0B0)?B1(A1?A0B0)?A1B1?A1A0B0?A0B1B0根据上述表达式，可用三个3输入端与门、一个或门和两个非门实现语句“A＞B”，如图题解4.4.23所示。

4.4.25 试设计一个8位相同数值比较器，当两数相等时，输出L=1，否则L=0。

解：8位相同数值比较器要求对应的2位数相等。首先设计两个1位二进制数相等的比较器，设两个1位二进制数为Ai、Bi，输出为Li，则列出1位二进制数相等的真值表，如表题解4.4.25所示。

由真值表写出逻辑表达式

Li?AiBi?AiBi?Ai?Bi

如果两个8位二进制数相等，则它们对应的每1位应相等。设8位比较器的输出为L，则

L?L0?L1?L2?L3?L4?L5?L6?L7?A0?B0?A1?B1?A2?B2?A3?B3?A4?B4?A5?B5?A6?B6?A7?B7?A0?B0?A1?B1?A2?B2?A3?B3?A4?B4?A5?B5?A6?B6?A7?B7由逻辑表达式可得逻辑图，如图题解4.4.25所示。

4.4.26 试用数值比较器74HC85设计一个8421BCD码有效性测试电路，当输入为8421BCD码时，输出为1，否则为0。

解：BCD码的范围是0000~1001，即所有有效的BCD码均小于1010。用74HC85构成的测试电路如图题解4.4.26所示，当输入的8421BCD码小于1010时，FA＜B输出为1，否则为0。

27

4.4.27 试用数值比较器74HC85和必要的逻辑门设计一个余3码时，输出为1，否则为0。 解：余3码的范围是0011~1100。因此需要两片74HC85和一个或非门构成测试电路，如图题解4.4.27所示，当输入数码在0011~1100范围内，片（1）的FA＜B和片（2）的FA＜B均为0，或非门的输出L为1；超出此范围L为0。

4.4.28 试用反相器和与或非门设计1位二进制全加器。

解：1位全加器的真值表，如表题解4.4.28所示。为了求出Si和Ci的逻辑表达式，首先分别画出Si和Ci的卡诺图，如图题解4.4.28（a）所示。为便于与﹣或﹣非的表达式，采用包围0的方法进行化简得

Si?AiBiCi?1?AiBiCi?1?AiBiCi?1?AiBiCi?1Ci?AiBi?BiCi?1?AiCi?1由此得出

Si?AiBiCi?1?AiBiCi?1?AiBiCi?1?AiBiCi?1Ci?AiBi?BiCi?1?AiCi?1

28

根据上述表达式，可以画出1位全加器的逻辑图，如图题解4.4.28（b）所示。

4.4.29 试用8选1数据选择器74HC151，实现1位二进制全加器。

解：全加器的真值表如表题解4.4.28所示。根据真值表写出用最小项表示的Si和Ci的逻辑表达式

Si?AiBiCi?1?AiBiCi?1?AiBiCi?1?AiBiCi?1?m1?m2?m4?m7Ci?AiBiCi?1?AiBiCi?1?AiBiCi?1?AiBiCi?1?m3?m5?m6?m7其中

D1=D2=D4=D7=1 D0=D3=D5=D6=0 片（1）实现Ci表达式，其中

D3=D5=D6=D7=1 D0=D1=D2=D4=0 逻辑电路如图题解4.4.29所示。

根据上述表达式，选用两片8选1数据选择器74HC151实现全加器，片（0）实现Si表达式，

29

4.4.31 由4位数加法器74HC283构成的逻辑电路如图题解4.4.31所示，M和N为控制端，试分析该电路的功能。

解：分析图题4.4.31所示电路，根据MN的不同取值，确定加法器74HC283的输入端B3B2B1B0的值。当MN=00时，加法器74HC283的输入端B3B2B1B0=0000，则加法器的输出为S=I。当MN=01时，输入端B3B2B1B0=0010，加法器的输出S=I+2。同理，可分析其他情况，如表题解4.4.31所示。该电路为可控制的加法电路。

30