数字电路逻辑设计试题和答案(试卷A) 下载本文

内容发布更新时间 : 2024/11/1 7:36:06星期一 下面是文章的全部内容请认真阅读。

.

《数字集成电路基础》试题A

(考试时间:120分钟)

班级: 姓名: 学号: 成绩:

得 分 一、填空题(共20分)

用 和 来表示。

2. 常用的BCD码有 、 、 等,常用的可靠性代码有 、 等。

3. 将十进制数45转换成8421码可得 。

4. 同步RS触发器的特性方程为Qn+1=__________;约束方程为 。 5. 数字电路按照是否有记忆功能通常可分为两类: 、 。 6. 当数据选择器的数据输入端的个数为8时,则其地址码选择端应有 位。 7.能将模拟信号转换成数字信号的电路,称为 ;而将能把数字信号转换成模拟信号的电路称为 。

8.时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。

9. 两片中规模集成电路10进制计数器串联后,最大计数容量为 位。 得 分 二、单项选择题(共 20分)

A. 4个 B. 16个 C. 8个 D. 10个 2. 要实现Qn?1?Qn,JK 触发器的J、K取值应为 。

A. J=0,K=0 B. J=0,K=1 C. J=1,K=0 D. J=1,K=1 3. 图2.1所示是 触发器的状态图。

A. SR B. D C. T D. Tˊ

图2.1

1. 数字信号的特点是在 上和 上都是断续变化的,其高电平和低电平常

1. 对于四位二进制译码器,其相应的输出端共有 。

4.在下列逻辑电路中,不是组合逻辑电路的有 。 A.译码器 B.编码器 C.全加器 D.寄存器

.

.

5.欲使D触发器按Q=Q工作,应使输入D= 。

A. 0 B. 1 C. Q D. Q 6.多谐振荡器可产生 。

A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波

7. N个触发器可以构成最大计数长度(进制数)为 的计数器。 A.N B.2N C.N2 D.2N 8.随机存取存储器具有 功能。

A.读/写 B.无读/写 C.只读 D.只写

9.只读存储器ROM中的内容,当电源断掉后又接通,存储器中的内容 。 A.全部改变 B.全部为0 C.不可预料 D.保持不变 10. 555定时器构成施密特触发器时,其回差电压为 。 A.VCC B. 1/2VCC C. 2/3VCC D. 1/3VCC 得 分 三、设计题 (共20分)

1、有一水箱由大、小两台水泵ML和MS供水,如图3.1所示,箱中设置了3

个水位检测元件A、B、C。水面低于检测元件时,检测元件给出高电平;水面高于检测元件时,检测元件给出低电平。现要求当水位超过C点时水泵停止工作;水位低于C点而高于B点时MS单独工作;水位低于B点而高于A点时ML单独工作;水位低于A点时ML和MS同时工作。试用门电路设计一个控制两台水泵的逻辑电路,要求电路尽量简单。

n+1n

MS A B C 图3.1

ML

.

.

得 分

23四、简答题(共10分)

控制电压VCC电源(8)RD复位(4)5kΩC15kΩ&R&vICvI1(5)(6)阈值输入&G1(3)vOvI2(2)C2SvICvI1VCC856271RD4触发输入5kΩ,vO(7)vI2T,vO5553vO放电端(1)图4.1 (a)(b)555定时器的电气原理图如图4.1所示,当5脚悬空时,比较器C1和C2的比较电压分别为Vcc和Vcc。问:

(1)当vI1>Vcc,vI2>Vcc时,比较器 C1输出低电平,C2输出高电平,基本RS触发器 (置0\\置1\\状态不变),放电三极管T导通,输出端vO为低电平。

(2)当vI1

(3)当vI1Vcc时,比较器 C1输出 ,C2输出 ,即基本触发器 (置0\\置1\\状态不变),电路亦保持原状态不变。 得 分 五、分析作图题(共30分)

1、设主从JK触发器的初始状态为0,触发器的触发翻转发生在时钟脉冲的

下降沿,已知输入J、K的波形图如图5.1,(1)写出JK触发器的特性方程式;(2)画出输出Q的波形图。(10%)

.

13232313132313图5.1

123456CPJKQ