内容发布更新时间 : 2024/5/14 4:35:28星期一 下面是文章的全部内容请认真阅读。

4．可配置存储器(SRAM)

上面介绍了三种可编程的逻辑块，通过编程可满足不同的逻辑功能需要，编程数据存于分布在FPGA芯片内部各处的可配置存储器(SRAM)内，通常由FPGA的开发系统产生配置的数据文件，通过其数据配置接口，采用一定的设置模式加载到器件上，配置的过程与用户设计的逻辑功能无关。

SRAM是静态存储器，具有高度的可靠性、抗干扰能力和综合测试性能。图6-6-10给出 了FPGA中SRAM的基本单元结构，它由两个CMOS反相器和一个用来控制读写的MOS开关管组成。FPGA中按点阵排列SRAM单元，在配置时写入(开关管导通)，回读时读出(开关管截止)。

由于SRAM断电后数据便随之丢失，需要FPGA每次上电必须重新加载数据，需要外加PROM或EPROM，给FPGA的使用带来不便。但由于同样原因，FPGA修改器件的逻辑功能非常方便，可以实现重构系统和功能动态可变的软硬件。 6.6.2 FPGA

的工作模式

工作模式是指用户进行设计时， 对FPGA 器件的逻辑配置形式和外部连接模式。配置是将系统的设计输入（编程数据）按一定的格式，下载到FPGA芯片的过程。其中包括CLB和IOB索要实现的逻辑功能和它们的连接关系。FPGA的配置过程可以式自动的或被动的。编程数据可以存在周边的PROM或EPROM中，在芯片加电的过程中读入FPGA内，也可以直接由微处理器加栽倒FPGA中，通过其内部的各个配置存储器(SRAM)定义CLB和IOB所要买现逻辑功能以及它们的相互连接关系。XC2000系列FPGA有五种可选择的配置模式，如表6—6—l所示。工作模式的选择由模式控制线Mo、Ml、M2的取值决定。

1．主动模式

FPGA工作模式为主动模式时，自动地从PROM或EPROM加载配置程序数据。主动模式分为主并模式和主串模式。图6-6-11中所示的XC2000系列工作在主并模式，图中AO～Al5是地址代码输出端，配置开始后从Ao—Al5自动地顺序输出地址代码到EPROM；Do～D7是数据输入端，接收来自辽PROM的编程数据。如果从0000H地址开始向高地址读存储器，称为主低模式；如果从FFFFH地址开始向低地址读存储器，称为主高模式。配置完成后，Ao～A15、Do～D7都可作为用户可编程的I／O引脚用。

图中其他端子简介如下：

Mo、M1、M2是工作模式的选择信号，Mo为专用输入引脚，M2在配置结束后可作为用户可编程的I／O引脚用，FPGA中的编程数据回读将从地端输出。

DOUT是数据输出端，在配置过程中，写入数据的同时把数据变成串行数据从DOUT端输出，配置过程结束后可作为用户可编程的I／O引脚。

HDC和LDC用来表示配置正在进行的信号端，配置过程中，HDC始终为高电平，LDC为低电乎。配置过程结束后可作为用户可编程的I／O引脚。

D/P为配置完成信号端，配置过程结束，电路进入用户设定的工作状态后，D/P变为高电平，如果令D/P为低电平，则电路将重新初始化，重新进入配置过程；

PWRDWN是掉电输入信号，当PWRDWN变为低电平时，电路停止工作，并使所有输出变为高阻态； RESET 是复位信号；

CCLK为时钟引脚，在主并模式下输出时钟信号，当需要回读时，CCLK是输人时钟信号端；

RCLK 为另一个输出时钟信号，其频率为CCLK的l／8。外接动态存储器时，装载期间作读信号端使用，一般情况下不用。

主串模式用串行方式配置数据，由CCLK的上升沿来同步，从外部PROM或EPROM中用串行方式来接收配置的数据，如图6-6-12所示。

2．周边模式

周边模式将FPGA器件作为一个微处理器的外部设备来处理。在微处理器中的寻址信号由片选信号(CSO、CSl、CS2)译码产生，同时由微处理器的写脉冲和片选信号一起控制数据写入时序，图6-6-13所示为周边模式原理示意图、工作在周边模式时不能脱机，每次重新工作由微机写人数据。

3．从动模式

这种模式为微视或单片机系统加载FPGA的配置程序提供了最简单的接口。串行数据DIN和同步时钟CCLK由微机的I／O口提供，其原理如图6-6-14所示。

6.6.3 FFGA的特点及开发应用