数字电路与FPGA实验指导书 下载本文

内容发布更新时间 : 2024/5/21 2:28:18星期一 下面是文章的全部内容请认真阅读。

FPGA实验指导书

实验九 流水灯设计

实验目的

学习流水灯的设计、分析和测试方法。

实验器材

Digilent Anvyl FPGA 平台、Xilinx ISE Design Suite 13.4( FPGA 开发工具)、Digilent Adept 编程调试工具

实验预习

1、了解流水灯电路设计的原理与方法。

2、提前预习,编写好主模块的VHDL程序。

实验原理

所谓流水灯,就是让LED灯的亮灭模拟流水,按照顺序使LED灯依次点亮。编写一个让8个灯依次点亮的流水灯实验。

实验内容

1、启动Xilinx ISE建立一个空白工程,然后命名。

2、新建VHDL源程序文件并命名,输入程序代码并保存,进行综合编译,若在编译过程中发现错误,则找出并更正错误,直至编译成功为止。打印源程序。 3、利用RTL Viewer工具,生成查看RTL图。打印RTL图。

4、新建仿真波形文件,选择FPGA器件型号,分配FPGA引脚。对各模块设计进行功能仿真与时序仿真,验证设计结果。打印波形文件。打印功能仿真与时序仿真结果。

5、对该工程文件进行全程编译处理,若在编译过程中发现错误,则找出并更正错误,直至编译成功为止。 6、利用Digilent Adept 编程调试工具,下载至AnvylTM系统,调试成功。照片记录调试结果。

(详细步骤参看《AnvylTM开发板相关资料》 Lab2: 流水灯设计)

习题与问答

编写一个16个灯依次点亮的流水灯实验,并仿真。

15

FPGA实验指导书

实验十 键盘控制实验

实验目的

?、学会往工程中添加已有的源文件

2、学会通过 corgen 来生成一个 bram IP core,以及如何对该 bram 进行读写 3、学会实例化模块(调用模块)

实验器材

Digilent Anvyl FPGA 平台、Xilinx ISE Design Suite 13.4( FPGA 开发工具)、Digilent Adept 编程调试工具

实验预习

本实验旨在指导读者使用 Xilinx 的 ISE 工具完成一个关于 4x4 键盘控制 7 段数码管显示的数字系统的设计。

实验原理

Anvyl 平台上有一个 4x4 键盘,其原理图如下图。该键盘一共有 8 个输入输出引脚,分别为行 4 路,列 4路,以扫描的方式完成 16 个键的信号的采集。对应 FPGA 芯片来说, 4x4 键盘的行 4 路引脚 ROW1-ROW4 为输入引脚,列 4 路 COL1-COL4 为输出引脚。 4 路 COL 信号相当于该列 4 个键的扫描使能信号,低电平有效,该列电平为 0 时,按下该列的键,对应的ROW 信号中的引脚可以检测到低电平信号。 例如, COL1 列信号为低时,将会使能 1,4,7, * 这 4 个键,此时,按下 4 键, ROW2 信号为低电平,其余 ROW 信号还是高电平;按下 7 键,则 ROW3 为低电平。于是扫描以如下方式进行: COL1-COL4 循环输出“1110”, “1101”, “1011”, “0111”,循环使能 4 列的按键。然后检测ROW4 路信号中是否有低电平信号,有的话说明键盘上有相应的键按下。

16

FPGA实验指导书

实验内容

本实验旨在指导读者使用 Xilinx 的 ISE 工具完成一个关于 4x4 键盘控制 7 段数码管显示的数字系统的设计,然后在 Anvyl 平台上进行测试验证。 实验由以下步骤组成:

1. 通过 Project Navigator 建立工程 2. 添加源文件

3. 通过 corgen 来生成一个 bram IP core 4. 实例化模块 5. 编译工程

6. 在 Anvyl 上进行测试验证

(详细步骤参看《AnvylTM开发板相关资料》 lab3:4x4键盘控制7段数码管显示)

问答与思考

与STM32单片机的键盘控制有什么异同

17

FPGA实验指导书

实验十一 表决器

实验目的

三人投票表决器的实现

实验器材

Digilent Anvyl FPGA 平台、Xilinx ISE Design Suite 13.4( FPGA 开发工具)、Digilent Adept 编程调试工具

实验预习

1、投票表决器的原理与结构。

2、书写预习报告,必须有完整的VHDL设计程序及实验步骤。

实验原理

设开关状态0,1代表三人投票情况s1,s2,s3,二极管的亮灭代表投 票结果win,lose。画卡诺图(表11.1):

化简卡诺图得:win=s1s2+s2s3+s1s3 则:lose=~win

实验内容

1) 创建工程;

2) 新建VHDL文件,输入编写的VHDL程序; 3) 编译工程,查看RTL;

4) 创建波形仿真文件,设置s1,s2,s3的波形,进行仿真;

5) 投票表决器除了可以用VHDL语言实现外还可以用原理图进行实现;用原理图法的实现接下来步骤同3)、4)

问答与习题

设计具有一个优先级的多人表决器。

18