内容发布更新时间 : 2024/5/20 7:37:05星期一 下面是文章的全部内容请认真阅读。

图1.4 HDB3编码原理图和波形

HDB3码编码器构成方框图、电原理图，时间波形图如图1－4(a)(b)(c)所示。该编码器由连“0”码检出、取代节判决、破坏点产生和单双变换四个部份组成。连零检出电路的作用是：当信码流中出现四个连“0”码时，检出一个控制信号，该检出电路由JC1－JC4四级移位寄存器和与非门JC11组成，取代节判决电路作用是：当有四个连“0”出现时，判别由哪种取代节(BOOV或OOOV)来取代四连“0”码，该判别电路由JC5、JCl2、JC6和JC10组成。破坏点产生电路是把取代节最后一比特变成极性交替的破坏点，它由JC5、JC7和JC12组成，单双变换电路的作用是：将单极性不归零码变换成双极性不归零码，它由JCl6、JCl7、JCl5、

JCl8、BGl、BG2及脉冲变压器组成。

HDB3解码器

接收端收到HDB3码后，应对HDB3码解码，还原成二进码，HDB3解码器的电原理图，时间波形图如图1.5所示，根据HDB3码的特点，HDB3码解码主要分成三步进行:首先检出极性破坏点，即找出四连“0”中添加的V码的位置(破坏点的位置)，其次去掉添加的V码，最后去掉四连“0”第一位添加的B码，还原成单极性不归零码。

HDB3码解码电路工作原理如下:JCl、JC2二个D触发器在CP作用下，将信码再生送来的码(有正极性和负极性)都变成正的不归零码，再通过JC3、JC4、JC9、JCl0将破坏点V码检出，再由与非门JCll、JCl2构成的扣除门将破坏点V码去除，为了去掉添加的B码可将JCl3输出信号经过JC5、JC6、JC7三级移存器进行三比特移位，这样所添加的B码正好与破坏点相遇，再用扣除门JC14、在JC9、JCl0的扣除脉冲作用下，扣除B码，JCl4输出的已是扣除添加的B、V码的负极性不归零信号，再经J触发器定位整形，即可从解码器送出正极性的不归零码。 定时恢复

由异或门完成归零码变换再经晶体管调谐选频提取时钟分量，最后由7404判决，整形产生位定时。如图1.6所示。

(三)传输码型变换的误码增值

数字信号在线路中传输时由于信道不理想和噪声干扰，接收端会出现误码，当线路传输

码中出现一个数字码错误时，在码型反变换后的数字码中出现一个以上的数字码错误的现象称为误码增值，误码增值现象可用误码增值比(ε)来表示，误码增值比定义为：

?＝

fpfrPefBPe

式中：fr一信道码速率； Pe一信道误码率；

FrPe－1秒钟内的误码个数；

FB ： 反变换后的码速率; P’e： 反变换后的误码率;

fBP’e： 反变换后1秒钟内的误码个数。

下面举例说明误码增值情况，先分析AMI码的误玛增值情况。下表中打*号者为信道误码位，在收端把AMI码恢复成二进码时，只要把AMI码中“+1”、“-1”码变为“1”码；把“0”码变为空号“0”码即可。由于各码无之间互不关联，AMI码中的一位误码对应着二进码的一位误码，即Pe??Pe,fB?fr，故误码增值比ε=1。

图1.5 HDB3解码器电路原理图

图1.6 HDB3码位定时提取

(四)实际应用介绍

目前大量采用型号为CD22103的CMOS大规模集成电路的HDB3编、解码器，它可将编、解码器两大功能电路集成在一个大规模电路里。可将发送来的NRZ码变为HDB3码，也可将接收到的HDB3码还原为NRZ码。

典型应用线路

CD22103实现的HDB3码变换与定时提取电路，如图1.7

图1.7 用CD22103实现的HDB3码变换与定时提取电路

四、实验仪器

实验箱 HDB3编译码实验，华南理工大学电子与信息工程系 1套 示波器 GOS-620 1台 直流稳压器 YB1711A 1台 数字频率计 HC-F1000C 1台

五、实验步骤

准备工作：

1、按实验板上所标的电源电压开机，调准所需电压，然后关机； 2、把实验板电源连接线接好； 3、开机注意观察电流表

正电流 ＋I<250mA

若与上述电流差距太大，要迅速关机，检查电源线有无接错或其它原因。

为了测试电路方便，我们提供了一个简易PCM信号发生器，根据开关的位置，可产生8位循环的随机码。实验者可自己选择K1－K8的开关。产生各种连0、连1单极性二进制基带信号。

A、AMI码实验 K9、K10置AMI

1． K1一K8置10011100，测量P12、P22，

观察AMI码变换规则，P22与P30比较，

测量P30归零码变换波形。测量译码P31时钟提取波形，测量整形后CP3波形

。注意时钟移位是用靠谐振回路失谐产生。 2．K1一K8置10000000，测量P12、P22波形，

观察连0码多时，AMI码变换规则。测量译码时钟提取波形